

4. Zwischenbericht Synthesizer Bavarix


1. Allgemeine Überlegungen

Im letzten Bericht (3. Zwischenbericht Synthesizer Bavarix) habe ich angekündigt einen diskreten Phasen-Frequenz-Diskriminator (PFD) mit Flip-Flops zu untersuchen. Diese PFD's sollen dann im Synthesizer mit einem Mischer in der PLL-Hauptschleife und einer zweiten PLL als LO integriert werden.

Diese diskrete PFD kann an 2 Stellen eingefügt werden.

1. in der Haupt-PLL, anstelle des bisher verwendeten PLL-IC HMC439QS16 von Hittite, der bei Referenzfrequenzen zwischen 10 und 20 MHz nicht sicher arbeitet und
2. in der PLL2 als Ersatz des bisher eingesetzten ADF4102, bzw. nur für den internen PFD, während der N-Teiler weiterhin verwendet wird.

Das Blockschaltbild : Synthesizer mit Mischer in der PLL-Hauptschleife



Angeregt durch einen Artikel von Lee Jones [1] über den Orion-Synthesizer, wo solch eine diskreter PFD zum Einsatz kommt, wollte ich eigene Erfahrung sammeln. Das exzellente Phasenrauschen von -135 dBc/Hz dieses Synthesizers sind ja bei vielen Funkamateuren hinreichend bekannt.

2. Diskreter Phasen-Frequenz-Diskriminator


In einem 1. Ansatz wollte ich als Flip-Flop den IC NC7SZ74 und die entsprechende Logik-Serie verwenden, die bis max. 250 MHz arbeiten. Auch ein Testbord mit dem bekannten 74AC74 hatte ich vorbereitet.

2.1 Prinzip

In [2] „Einführung in die Elektronik für Physiker“ wird die Funktionsweise erklärt.


Alle mir bekannten PLL's arbeiten nach diesem Prinzip. Eine Phasen- oder Frequenz-Abweichung wird in einem Flip-Flop erkannt und die resultierenden Pulse in einem Strom-Spannungs-Wandler (Charge Pump) vorzeichenrichtig im Loopfilter aufintegriert.

Als erstes sollte der diskrete PFD in der PLL2 mit einer Rasterung von 13 MHz untersucht werden.



2.2 PFD mit NC7SZ74

2.2.1 Schaltungsaufbau




Die beiden Signale REF_IN und VCO_IN werden über Treiber den Clockeingängen der FF's zugeführt. Mit jeder positiven Flanke wird der Q-Ausgang auf Low-Pegel gesetzt. Die negierten Ausgänge steuern das NAND-Gatter, das wiederum die beiden FF auf High-Pegel setzt. So entstehen kurze Pulse, die die folgende Stromquellen leitend schalten. Das folgende Loopfilter glättet die Ziehspannung für den VCO.

2.2.2 Messergebnisse

Nach dem ersten Einschalten machte sich zuerst eine große Enttäuschung breit, da ich die Schaltung nach mehreren Tagen nicht zum Laufen brachte. Erst nach gründlichem Eintauchen ins Detail konnte ich erste Funktionshinweise erkennen. So stellte sich besonders das Verzögerungsglied am Gatterausgang (R11, C15) als sehr kritisch heraus, des weiteren die Ankopplung der Pulse über die Basiswiderstände (R14, R15), sowie die Stromeinstellung über den Spannungsteiler für die Basisvorspannung (R16, R17). Auch das Loopfilter hatte nicht auf Anhieb mit den gerechneten Werten meine Zufriedenheit gefördert. [3]

2.2.2.1 Messergebnis des 1. Design

Phase Noise ZCOMM CLV600A-LF, F_VCO=530-660MHz,
 PDF-diskret 1. Versuch mit 7SZ74, Ref 13 MHz, N-Teiler ADF4106
 Loop-Filter ?? <50 KHz , Problem Nebenlinien F_REF nur -45 dBc
 F_OUT1 = 532 MHz
 F_OUT2 = 598 MHz
 F_OUT3 = 665 MHz




Das Phasenrauschen dieses 1. Versuchs war sehr vielversprechend, es stellte sich dann heraus, dass die CP-Ströme zu groß eingestellt waren, die Unterdrückung der Referenz war mit -45 dBc unzureichend.

2.2.2.2 Messergebnis 2. Design Loop-Filter 50 kHz

2.2.2.2.1 Phasenrauschen


Phase Noise ZCOMM CLV600A-LF, F_VCO=530-660MHz,
PDF-diskret mit 7SZ74, Ref 13 MHz, N-Teiler ADF4106
U_dig = 3,3 V; Loop-Filter 50 KHz: C1= 22 nF,C2= 440nF;R2 = 68 Ohm; L1 =
220nH; C3 = 10+3,3 nF
F_OUT1 = 532 MHz
F_OUT2 = 699 MHz
F_OUT3 = 665 MHz



Phase Noise : < - 80 ... -90 dBc bei 1-50 kHz

Im Ergebnis 20 dB über der Spezifikation


2.2.2.2.2 Spektrum



Referenz-Frequenzunterdrückung: > -70 dBc

2.2.2.2.3 Vergleich Raster mit 6,5 MHz

Phase Noise ZCOMM CLV600A-LF, F_VCO=530-660MHz,
 PDF-diskret 3. Versuch mit 7SZ74, Ref 13 MHz, N-Teiler ADF4106
 U_dig = 3,3 V; Frequenzraster 6,5 MHz
 Loop-Filter 50 kHz
 F_OUT1 = 532 MHz
 F_OUT2 = 699 MHz
 F_OUT3 = 665 MHz




Phase Noise : im Bereich < 10 kHz ca. 6 dB schlechter

2.2.2.3 Messergebnis Design 6 mit Loopfilter 100 KHz

2.2.2.3.1 Phasenrauschen


Phase Noise ZCOMM CLV600A-LF, $F_{VCO}=530-660$ MHz,
 PDF-diskret mit 7SZ74, Design 6: Ref 13 MHz, N-Teiler ADF4106
 $U_{dig} = 3,3$ V; Loop-Filter 100 KHz: $C_1 = 8,2$ nF, $C_2 = 250$ nF; $R_2 = 215$ Ohm;
 $R_1 = 100$ Ohm; $C_3 = 270$ pF; $L_1 = 220$ nH; $C_4 = 3,3$ nF
 $F_{OUT1} = 532$ MHz
 $F_{OUT2} = 558$ MHz
 $F_{OUT3} = 624$ MHz
 $F_{OUT4} = 676$ MHz



Phase Noise : < -95 dBc/Hz im Bereich 1-100 KHz

10 dB über Spezifikation an den Bandenden, im mittleren VCO-Bereich geforderte Werte fast erreicht

2.2.2.3.2 Spektrum




Date: 5.NOV.2008 16:05:03

Referenz-Frequenzunterdrückung: > -70 dBc

2.2.2.3.3 Vergleich mit 5V

Phase Noise ZCOMM CLV600A-LF, $F_{VCO}=530-660\text{MHz}$,
 PDF-diskret mit 7SZ74, Design 6a: Ref 13 MHz, N-Teiler ADF4106
 $U_{\text{dig}} = 5\text{ V}$; Loop-Filter 100 KHz: $C_1 = 8,2\text{ nF}$; $C_2 = 250\text{ nF}$; $R_2 = 215\text{ Ohm}$;
 $R_1 = 100\text{ Ohm}$; $C_3 = 270\text{ pF}$; $L_1 = 220\text{ nH}$; $C_4 = 3,3\text{ nF}$
 $F_{\text{OUT1}} = 532\text{ MHz}$
 $F_{\text{OUT2}} = 585\text{ MHz}$
 $F_{\text{OUT3}} = 624\text{ MHz}$
 $F_{\text{OUT4}} = 676\text{ MHz}$




Fazit: Die Versorgungsspannung hat keinen Einfluss

2.3 PFD mit 74AC74

Nachdem die Ergebnisse mit dem 7SZ74 nicht ganz meine Erwartungen entsprachen, wollte ich dieselbe Schaltung mit den 74AC74 untersuchen. In einem weiteren Testboard wurden die Schaltkreise mit AC-Typen ersetzt.

2.3.1 Schaltung



2.3.2 Messergebnisse

2.3.2.1 Phasenrauschen

Versuche mit unterschiedlicher Loopbandbreite zeigt ähnliches Verhalten wie schon in 2.2 mit 7SZ74 FF's gezeigt.

Deshalb hier nur die optimierten Ergebnisse mit einer Loopbandbreite von 100 kHz.

Phase Noise ZCOMM CLV600A-LF, F_VCO=530-660MHz,
PDF-diskret mit AC74, Ref 13 MHz, N-Teiler ADF4106

Loopfilter Design 7:


C1 = 12 nF; C2 = 220 nF; R1 = 121; L1 = 220 nH; C3 = 3,3 nH

F_OUT1 = 533 MHz

F_OUT2 = 599 MHz


F_OUT3 = 624 MHz

F_OUT4 = 676 MHz



Phase Noise : < -95 dBc/Hz im Bereich 1-100 KHz

2.3.2.2 Spektrum



Referenz-Frequenzunterdrückung: > -70 dBc

2.3 Zusammenfassung


Nach anfänglichen Schwierigkeiten ist es mir gelungen einen diskreten PFD aufzubauen sowohl mit den favorisierten 7SZ74 Flip-Flops, als auch mit dem AC74 Schaltkreis.

Mit beiden Varianten werden etwa gleiche Phasenrauschwerte gemessen, abhängig von der eingestellten Loopbandbreite. Die angestrebten Werte von -105 dB/Hz konnten nicht über den ganzen Ziehereichs des VCO's erreicht werden. Hier ist die bisher im 3. Zwischenbericht gezeigte PLL mit kompletten ADF4106 und aktivem Loopfilter die bisher beste Lösung.

3. Messergebnisse Bavarix-Synthesizer (Design 2 u. 3)

Im Gesamtkonzept wurde bisher in der Hauptloop der PFD-Baustein HMC439QS16 von Hittite verwendet. Im folgenden Aufbau sollten beide diskreten PFD's im Gesamtdesign eingesetzt werden. PFD1 mit 7SZ74 in der Hauptloop, PFD2 mit AC74 in der PLL2.

3.1 LO Design 2



Low Noise Synthesizer für Bavarix

Die einzelnen Blöcke dieses Designs sind nach wie vor in Modulbauweise realisiert. Nur die PFD's wurden ausgetauscht. Softwareansteuerung bleibt wie im 3. Zwischenbericht.

3.2 Messergebnisse Phasenrauschen

Phase Noise Synthesizer Bavarix Design2 mit Mixer

PLL1:

ZCOMM CLV600A-LF, $F_{VCO}=530\text{-}660\text{MHz}$, PLL1 = PFD diskret (7SZ74),
 $F_{REF1} = 20\text{MHz}$ mit DDS 9951


PLL2:

ZCOMM CLV600A-LF, $F_{VCO}=530\text{-}660\text{MHz}$, PLL = PFD diskret (74AC74),
 Step : 13 MHz; N-Teiler ADF4106

$F_{VCO2_1} = 533\text{ MHz}$; $F_{VCO2_2} = 585$; $F_{VCO2_3} = 663\text{ MHz}$

Ausgangsteiler AD513 : N=10

$F_{OUT1} = 55,58\text{ MHz}$, $F_{OUT2} = 60,58\text{ MHz}$, $F_{OUT} = 68,38\text{ MHz}$



Die gewünschten Phasenrauschwerte von -125 dBc/Hz konnten mit diesem Aufbau nicht erreicht werden, was auch zu erwarten war, nachdem PLL2 alleine nur Werte von $90\text{-}110\text{ dBc/Hz}$ liefert.

3.3 LO Design 3 mit PLL2-Frequenzraster 6,5 MHz

In den letzten Überlegungen habe ich ein Frequenz-Raster für die 2. PLL von 13 MHz favorisiert, einerseits um den N-Teiler möglichst klein zuhalten, andererseits die DDS-Referenzfrequenz wegen der Spurious-Problematik für die Haupt-PLL nicht zu hoch zu treiben.

Der Teiler berechnet sich für die Frequenzschritte von 533 MHz bis 676 MHz zu 41 bis 52.

Die Ausgangsfrequenz ist dann

$$F_{\text{PLL2}} = F_{\text{Ref}} * N = F_{\text{Ref}} * (P * B + A),$$

(P = Prescaler 8/9, A = A-Counter, B = B-Counter)

Aus dem Datenblatt war mir bisher die Einschränkung $B \geq 3$ bekannt. Es gibt aber noch eine weitere, die mir bislang entgangen ist, nämlich $B \geq A$. Dies hat zur Folge, dass z.B. 598 MHz nicht eingestellt werden kann, was ich zwar bemerkt habe, aber nicht ernst genommen habe. Hier ist $N=43 = 8*(5 + 3)$, also $B=5$ und $A=3$, Also $B > A$. Allgemein gilt


$$N_{\text{Min}} = P * P - P = 8 * 8 - 8 = 56$$

Somit wäre die nächste sinnvolle Referenz-Frequenz 6,5 MHz, die von 104 MHz abgeleitet werden kann und nicht „krumm“ ist.

Das Loopfilter für PFD1 wurde etwas verändert sowie die Software für das ADF4106-Testboard angepasst. Hier ist das Loopfilter noch nicht umgestellt.

Der Aufbau ändert sich dann wie folgt.

3.3.1 Aufbau mit 6,5 MHz Raster



Low Noise Synthesizer für Bavarix (Design3)

3.3.2 Phasenrauschen

Phase Noise Synthesizer Bavarix Design2 mit Mixer

PLL1:

ZCOMM CLV600A-LF, $F_{VCO} = 530-660\text{MHz}$, PLL1 = diskr. PFD (7SZ74) ;

$F_{REF1} = 10\text{MHz}$ mit DDS 9951

PLL2:


ZCOMM CLV600A-LF, $F_{VCO} = 530-660\text{MHz}$, PLL = ADF4106 mit akt.

Loopfilter AD4899-1; Step : 6,5 MHz; $F_{REF2} = 104\text{ MHz}$

$F_{VCO2_1} = 539,5\text{ MHz}$; $F_{VCO2_2} = 598$; $F_{VCO2_3} = 663\text{ MHz}$

Ausgangsteiler AD513 : N=10


$F_{OUT1} = 54,99\text{ MHz}$, $F_{OUT2} = 60,84\text{ MHz}$, $F_{OUT} = 67,34\text{ MHz}$




Am oberen Bandende ist das Phasenrauschen noch 5 dB außerhalb der Spezifikation. Dies betrifft einen schmalen Frequenzbereich von 65-67,6 MHz (siehe 3.4 Aussteuerbereich des Synthesizer). Aktuell ist hier das Loopfilter für diese Rasterung von 6,5 MHz noch nicht optimiert.

3.3.3 Spektrum


Das Spektrum für eine zufällig eingestellte Frequenz von 60,84 MHz zeigen die folgenden Spektrogramme.




Date: 1.DEC.2008 15:07:11



Date: 1.DEC.2008 15:28:41



Date: 1.DEC.2008 15:26:59



Date: 1.DEC.2008 15:32:27

Delta-Marker1 = 10,42 MHz: -79,8 dBc

Delta-Marker2 = 20,48 MHz: -76,0 dBc

Die mit dem DDS eingestellte Referenzfrequenz von 10 MHz ist tatsächlich etwas oberhalb, da der DDS-Clock 416 MHz beträgt, die Steuersoftware aber von 400 MHz ausgeht.

Die Referenzfrequenzunterdrückung könnte etwas besser sein, ich denke 80-85 dB wären angemessen.

3.4 Aussteuerung PLL2 für Bavarix-Synthesizer

Raster VCO2 = 6,5 MHz

F_DDS = 6,5 - 13 MHz

$F_{LO} = F_{VCO1}/M = (F_{VCO2} + F_{DDS})/M$

| F_VCO2 | F_VCO1_min | F_VCO1_max | Teiler M = 12 | | Teiler M = 10 | | Teiler M = 8 | |
|--------|------------|------------|---------------|-----------|---------------|--------|--------------|---------|
| | | | LO_min | LO_max | LO_min | LO_max | LO_min | LO_max |
| 6,5 | 6,5 | 13 | 12 | 12 | 10 | 10 | 8 | 8 |
| 520 | 526,5 | 533 | 43,875 | 44,416667 | 52,65 | 53,3 | 65,8125 | 66,625 |
| 526,5 | 533 | 539,5 | 44,416667 | 44,958333 | 53,3 | 53,95 | 66,625 | 67,4375 |
| 533 | 539,5 | 546 | 44,958333 | 45,5 | 53,95 | 54,6 | 67,4375 | 68,25 |
| 539,5 | 546 | 552,5 | 45,5 | 46,041667 | 54,6 | 55,25 | 68,25 | 69,0625 |
| 546 | 552,5 | 559 | 46,041667 | 46,583333 | 55,25 | 55,9 | 69,0625 | 69,875 |
| 552,5 | 559 | 565,5 | 46,583333 | 47,125 | 55,9 | 56,55 | 69,875 | 70,6875 |
| 559 | 565,5 | 572 | 47,125 | 47,666667 | 56,55 | 57,2 | 70,6875 | 71,5 |
| 565,5 | 572 | 578,5 | 47,666667 | 48,208333 | 57,2 | 57,85 | 71,5 | 72,3125 |
| 572 | 578,5 | 585 | 48,208333 | 48,75 | 57,85 | 58,5 | 72,3125 | 73,125 |
| 578,5 | 585 | 591,5 | 48,75 | 49,291667 | 58,5 | 59,15 | 73,125 | 73,9375 |
| 585 | 591,5 | 598 | 49,291667 | 49,833333 | 59,15 | 59,8 | 73,9375 | 74,75 |
| 591,5 | 598 | 604,5 | 49,833333 | 50,375 | 59,8 | 60,45 | 74,75 | 75,5625 |
| 598 | 604,5 | 611 | 50,375 | 50,916667 | 60,45 | 61,1 | 75,5625 | 76,375 |
| 604,5 | 611 | 617,5 | 50,916667 | 51,458333 | 61,1 | 61,75 | 76,375 | 77,1875 |
| 611 | 617,5 | 624 | 51,458333 | 52 | 61,75 | 62,4 | 77,1875 | 78 |
| 617,5 | 624 | 630,5 | 52 | 52,541667 | 62,4 | 63,05 | 78 | 78,8125 |
| 624 | 630,5 | 637 | 52,541667 | 53,083333 | 63,05 | 63,7 | 78,8125 | 79,625 |
| 630,5 | 637 | 643,5 | 53,083333 | 53,625 | 63,7 | 64,35 | 79,625 | 80,4375 |
| 637 | 643,5 | 650 | 53,625 | 54,166667 | 64,35 | 65 | 80,4375 | 81,25 |
| 643,5 | 650 | 656,5 | 54,166667 | 54,708333 | 65 | 65,65 | 81,25 | 82,0625 |
| 650 | 656,5 | 663 | 54,708333 | 55,25 | 65,65 | 66,3 | 82,0625 | 82,875 |
| 656,5 | 663 | 669,5 | 55,25 | 55,791667 | 66,3 | 66,95 | 82,875 | 83,6875 |
| 663 | 669,5 | 676 | 55,791667 | 56,333333 | 66,95 | 67,6 | 83,6875 | 84,5 |
| 669,5 | 676 | 682,5 | 56,333333 | 56,875 | 67,6 | 68,25 | 84,5 | 85,3125 |
| 676 | 682,5 | 689 | 56,875 | 57,416667 | 68,25 | 68,9 | 85,3125 | 86,125 |
| 682,5 | 689 | 695,5 | 57,416667 | 57,958333 | 68,9 | 69,55 | 86,125 | 86,9375 |

4. Zusammenfassung

Diese Untersuchungen zeigen, dass mit einer diskreten PFD der bisher eingesetzte HMC349QS16 ersetzt werden kann. Trotz der Verdoppelung (6 dB) des N-Teilers in PLL2 kann die Zielspezifikation bis auf den oberen Bereich von Band 2 eingehalten werden.

Inzwischen gibt es von Hittite [4] einen neuen Baustein (HMC698LP5), der mein Interesse geweckt hat. Mit dieser PLL könnte wieder mit 13 MHz Steps in PLL2 gearbeitet werden. Dies sollte dann aber auch die letzte Untersuchung sein, den schließlich wollen wir den Synthesizer ja auch im Bavarix einsetzen und nicht nur auf dem Labortisch.

5. Literatur

- [1] radio.tentec.com/file_download/75/565_syn_article.pdf
- [2] www.ipe.fzk.de/lehre/vrl_elp/ipe-2006-02-02/Vrl-Elektronik05-23.pdf
- [3] http://my.athenet.net/~multiplex/cgi-bin/pll_filter.main.cgi
- [4] <http://www.hittite.com/products/view.html/view/HMC698LP5>